無源的石英晶體是比較常見的頻率控制元器件，VCXO晶振雖然不罕見，但是一直以來并沒有像Crystal那么普及，因?yàn)閂CXO的成本高，性能好，適用于中高端的科技多功能產(chǎn)品身上。Voltage controlled crystal oscillator的中文意思是壓控晶體振蕩器，具有特殊的電壓控制功能，有多種不同的應(yīng)用，其中一種叫做鎖相環(huán)。為了使VCXO在鎖相環(huán)的電路板中，可以實(shí)現(xiàn)拉動石英晶體，使VCXO的輸入的可控制電壓，輸出的頻率可以成正比，實(shí)現(xiàn)PLL同步，上下轉(zhuǎn)向，穩(wěn)定抖動，輸出參考頻率等目的，因此廠家需要為VCXO Oscillator選擇和指定符合的石英晶體。

圖1.使用VCXO的基本PLL框圖

水晶參數(shù)：
VCXO用于PLL應(yīng)用，如圖1所示.VCXO中使用的石英晶體的等效電路如圖2所示.C1，L1和R1是晶體的運(yùn)動參數(shù)，C0是并聯(lián)電容。C0實(shí)際上是-它實(shí)際上可以用一個簡單的電容表來測量。另一方面，運(yùn)動臂參數(shù)是等效的并且不易測量。晶體的頻率下降多少取決于C0/C1的比例。

圖2.單模，單端口，晶體諧振器等效電路模型

圖2的阻抗方程為：

等式1很復(fù)雜，我們只對虛部感興趣，這被稱為晶體的反應(yīng)曲線，如圖3所示。在圖3中，標(biāo)記為fs的點(diǎn)是運(yùn)動電容C1諧振并抵消運(yùn)動電感L1的位置。在fs校準(zhǔn)到所需頻率的晶體稱為串聯(lián)晶體。校準(zhǔn)的晶體在平行區(qū)域工作。重要的是要注意，串聯(lián)和并聯(lián)晶體之間沒有區(qū)別，只有制造商校準(zhǔn)它。

圖3.晶體的電抗曲線

VCXO電路希望將負(fù)載電容（CL）與晶體的端子串聯(lián)。隨著負(fù)載電容的變化，晶體將通過改變其頻率來響應(yīng)。這很棘手，并且在許多論文中都是錯誤的。電容負(fù)載始終與晶體串聯(lián)，絕不平行。換句話說，并聯(lián)晶體并不意味著與晶體并聯(lián)的電容器，而是串聯(lián)的。具有并聯(lián)晶體的系列中需要負(fù)載電容，以使頻率在校準(zhǔn)容差范圍內(nèi)。如上所述，隨著負(fù)載電容CL變化，晶體的頻率改變。實(shí)際上，它改變?nèi)缦拢?br />

點(diǎn)fs，到一定的負(fù)載電容CL。等式2的曲線圖稱為圖2.從等式2可以看出，較大的C1是距離特定CL頻率的距離越大（拉動越多）。因此，對于VCXO晶振具有大的C1值是有利的。因此，等式2表明CL和C0需要盡可能小以最大化晶體上的拉力。事實(shí)證明，C1是C0的函數(shù)，C1不能增加C0。選擇CL值后，您只需將C0/C1的比率指定為完成的特定最大值。

圖4.作為負(fù)載電容函數(shù)的C1=10fF和C0=5pF的晶體的拉曲線

等式2的更有用的形式是從一個負(fù)載電容到另一個負(fù)載電容的牽引方程。那個公式是：

公式3的使用將在下面的VCXO設(shè)計實(shí)例中說明。
VCXO設(shè)計實(shí)例：
38.88MHz VCXO貼片晶振希望在PLL應(yīng)用中使用，以同步到必須保持鎖定至少10年的輸入?yún)⒖碱l率。工作溫度環(huán)境為-10°C至+70°C。已知輸入?yún)⒖茧妷旱目偩葹?0ppm。假設(shè)內(nèi)部VCXO電路設(shè)計為當(dāng)受控電壓（Vc）居中時，標(biāo)稱負(fù)載電容（CLN）為14pF，低控制電壓和高控制電壓分別為8pF和27pF（CLL，CLH）。指定VCXO的所有必要晶振參數(shù)。
解決方案：
中心頻率：38.88MHz
負(fù)載能力：14pF
操作模式:(例如，“基本”或“第三泛音”。）石英晶振有多種響應(yīng)（見圖5）。第一個主要反應(yīng)叫做基礎(chǔ)。下一個主要的反應(yīng)是第3次泛音，然后是第5次，依此類推;唯一的賠率。晶體沒有諧波，只有泛音。圖2可以通過為每個泛音響應(yīng)添加額外的動作臂來擴(kuò)展。泛音臂的運(yùn)動電容將等于：

其中N是泛音數(shù)，C1是基波的運(yùn)動電容。
例如，第三泛音運(yùn)動電容等于基本響應(yīng)的運(yùn)動電容的九分之一。因?yàn)檫@個事實(shí)，很難拉上泛音水晶。因此，可拉動的晶體是基本的。
電阻：由于晶體是無源元件，因此必須通過Oscillator電路來克服。振蕩器電路設(shè)計者或芯片制造商有責(zé)任做出最大損失。如果你的電路在fs或串聯(lián)點(diǎn)運(yùn)行晶體，如圖3所示，那么R1的值就是損耗。但是我們?yōu)檫@個例子指定了一個平行而不是一系列晶體，因?yàn)槲覀円呀?jīng)有14pF的負(fù)載電容。那么損失是什么，如果它不是R1？在并行區(qū)域，損失是CL和C0的函數(shù)，由下式給出：

其中E.S.R代表等效串聯(lián)電阻。用于E.S.R的一個很好的數(shù)字是最多50。校準(zhǔn)或公差：這是頻率精度+25℃的晶體。制作此規(guī)格越嚴(yán)格，晶體的成本就越高。由于我們正在跟蹤輸入?yún)⒖疾⑶噎h(huán)路始終處于鎖定狀態(tài)，因此校準(zhǔn)編號并不重要。最大25ppm的數(shù)字就足夠了。
分流電容，C0：在現(xiàn)代晶體中，這個數(shù)字總是如此最大7pF?；蛘?，它可以與C0/C1的比率相關(guān)聯(lián)。
溫度范圍內(nèi)的頻率穩(wěn)定性：晶體會發(fā)生變化溫度：并且在-10℃至+70℃之間，不產(chǎn)生成本的良好數(shù)量為30ppm。
老化：諧振器頻率需要隨時間變化。一個好的規(guī)格是第一年5ppm，之后每年最多2ppm。
動態(tài)電容，C1：為了計算運(yùn)動電容，我們首先需要弄清楚如何去做。最低要求是：
需要最小拉力=（輸入?yún)⒖季?晶體總誤差）其中晶體的總誤差=校準(zhǔn)+穩(wěn)定性+老化10年：
=25+30+（5+18）
=78ppm
因此，需要最小的拉力
=20+78
=98ppm
使用公式3并設(shè)置C0=7pF，計算C1的值

圖5.Crystal的響應(yīng)。

驅(qū)動電平不應(yīng)過載：
從CLN=14pF到CLL=8pF，最小-98ppm。C1的相同值必須從CLN=14pF拉至+98ppm，至CLH=27pF。與C1=11個FF，我們得到的=-104.8ppm的從14pF到8PF和100.1ppm的從14pF到27皮法的拉力。因此，C1=11fF最小值，C0=7pF最大值將滿足所需的最小拉力。給自己一些額外的保證金并指定C1=15fF最小值。
切割水晶:(例如，AT-Cut或BT-Cut）。在水晶上切割到切割水晶毛坯的角度。切割角度主要影響溫度性能的穩(wěn)定性?？衫凭w由AT-Cut石英制成。BT-Cut晶體的頻率較低與AT切割相比，溫度穩(wěn)定性更高。這種BTX切割可用作可拉動的壓電石英晶體。因此，請指定AT-Cut。
已經(jīng)掌握規(guī)格的制造商，他們可以幫助選擇正確的包裝。對于需要在較大包裝中的可拉晶體尤其如此。在本例中，我們選擇了UM-1包。晶體的RMS功率可以在不破壞或經(jīng)歷過度老化的情況下消散。振蕩器電路設(shè)計者或芯片制造商應(yīng)說明驅(qū)動電平。封裝越小，驅(qū)動電平規(guī)格越低。對于UM-1封裝，500uW最大驅(qū)動器級別規(guī)格就足夠了。在確保晶體不會過載的過程中，應(yīng)測量驅(qū)動電平。
從目前掌握的資料來看，為應(yīng)用到鎖相環(huán)的VCXO晶振指定合適的晶體，已是一項(xiàng)比較完善成熟的技術(shù)，解決了選型的問題，在這過程中使用了數(shù)學(xué)和方程學(xué)。VCXO Oscillator知名的制造商有愛普生晶振，Crystek晶振，KDS晶振，TXC晶振，加高晶振，CTS晶振，ECS晶振，ABRACON晶振等品牌。

正在載入評論數(shù)據(jù)...

上一篇：Vectron晶振公司225oC高溫電子模塊設(shè)計制造技術(shù)

下一篇：Quartz Crystal方案的設(shè)計選擇

此文關(guān)鍵字： VCXO Oscillator 鎖相環(huán)石英晶體壓控晶振設(shè)計

姓名：
郵箱：
正文：

貼片晶振

金洛博客

給VCXO選擇石英晶體的用處

相關(guān)資訊